CLIPPEDIMAGE= JP401303730A

PAT-NO: JP401303730A

DOCUMENT-IDENTIFIER: JP 01303730 A

TITLE: MOUNTING STRUCTURE OF SEMICONDUCTOR ELEMENT AND

MANUFACTURE THEREOF

PUBN-DATE: December 7, 1989

INVENTOR-INFORMATION:

NAME

TANAKA, HIROYUKI SERIZAWA, KOJI SAKAGUCHI, MASARU ISHIDA, TOSHIHARU YOSHIDA, TORU

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY

N/A

APPL-NO: JP63132676

APPL-DATE: June 1, 1988

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 257/777,257/778 ,438/109 ,438/FOR.368

ABSTRACT:

PURPOSE: To enable the manufacturing process to be performed in high yield without increasing the numbers of processes by a method

wherein the active

surfaces of semiconductor pellets connected to tape leads as well as the tape $% \left(1\right) =\left(1\right) +\left(1$

leads themselves are respectively bonded to one another rear to rear using an insulating bonding agent.

CONSTITUTION: Tape leads 1 gang-bonded to semiconductor elements 4 as well as

the active surfaces of the semiconductor elements 4 are respectively bonded to one another rear to rear using an insulating bonding agent 3 so that the gangbonding may suffice for the connection between the semiconductor elements 4 and the tape leads 1 to eliminate the bonding by face-down Furthermore, the active surfaces of the elements 4 can be sufficiently filled up with a molding agent 6 in the molding process by bonding the active surfaces of the semiconductor elements 4 rear to rear. Through these procedures, the manufacturing yield can be augmented while performing the high density mounting process capable of maintaining the reliability such as moisture resistance, etc.

COPYRIGHT: (C) 1989, JPO& Japio

09/25/2002, EAST Version: 1.03.0002

◎ 公 開 特 許 公 報 (A) 平1-303730

⑤Int. Cl. ⁴

識別記号

庁内整理番号

④公開 平成1年(1989)12月7日

H 01 L 21/60

R-6918-5F

審査請求 未請求 請求項の数 2 (全3頁)

20発明の名称 半導体素子の実装構造とその製造方法

②特 願 昭63-132676

20出 額 昭63(1988)6月1日

個発明者 田中 大之 神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内

⑩発明者 芹沢 弘二 神奈川県横浜市戸塚区吉田町292番地株式会社日立製作 所生産技術研究所内

⑫発 明 者 坂 口 勝 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所生産技術研究所内

個発明者 石田 寿治 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所生産技術研究所内

⑪出 顋 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

個代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明 細 書

1. 発明の名称

半導体累子の実装構造とその製造方法

- 2 特許請求の範囲
 - 1 半導体素子ペレットの電極上に形成したパンプにそれぞれ対応するテーブリードを接続してなるテーブキャリヤ実装構造において、テーブリードに接続した半導体ペレットの能動面の裏面同士およびテーブリードの裏面同士を絶縁性接着剤で貼り合わせてなることを特徴とする半導体業子の実装構造。
 - 2 半導体素子ペレットの電極上にパンプを形成し、各パンプに対応してテーブリードを接続する工程を含む半導体業子のテープキャリヤ実装方法において、半導体ペレットをテーブリードに接続した後、ほぼ同一のデバイス孔を有するテーブリードの裏面同士および半導体ペレットの能動面の裏面同士を絶縁性接着剤で貼合わせることを特徴とする半導体素子の実装方法。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体累子の実装構造およびその製造 方法に保り、特に、半導体累子をテープ状フィル ムに実装するいわゆるTAB(Tape Automated Bonding)方式に好適な半導体素子の実装構造お よびその製造方法に関する。

〔従来の技術〕

半導体第子の高密度実装構造およびその製造方法については、これまでに、例えば、特開昭第61-225825号、特開昭第61-234538号等に提案がなされており、電極上にバンブを形成した半導体索子の能動面を互に向い合わせ、テーブリードに配置接合する方法がとられていた。

(発明が解決しようとする課題)

しかしながら、上記従来技術においては、一方 の半導体案子をギャングポンディングした後他方 の半導体案子をフェースダウン法で実装する形態 か、あるいは、双方の案子ともフェースダウン法 で実装する形態がとられており、前者の形態の場 合にはギャングポンディングとフェースダウン法 との2種類の工程が必要であり、工程数の増加を招く問題があり、また、後者の形態の場合には、一方の半導体第子をフェースダウン法で実装後、他方の第子を実装する際に、初めに実装した第子がテーブリートからの位置ずれあるいははく離を起こしやすく、歩留りの低下を招くという問題があった。

さらに、上記の方法によって2つの累子を実装 した後モールド剤を充填する際に、第子の能動面 間の間隙にモールド剤が十分に浸入せず、耐熱性 等個類性の低下を招くという問題もあった。

本発明の目的は、従来技術の有していた上記の 課題を解決して、製造工程数の増加を招くことが なく、高歩留りでの製造が可能で、信頼性の高い 半導体累子の実装構造およびその製造方法を提供 することにある。

[課題を解決するための手段]

上記目的は、ギャングポンディングにより半導 体索子を接続したテーブリードの裏面同士および 半導体の能動面の裏面同士を絶縁性接着剤を用い

ブ5、モールド剤 6、デバイス孔 7 からたることを示す。ここで、デバイス孔 7 を有するテーブ 2 の材質としてはポリイミドあるいはガラスエポキシ基材を用い、該基材上に網箔からなるテーブリード 1 を形成する。また、半導体素子 4 は、通常の工程により回路を形成し、電極上に金、はんだ等からなるバンブ 5 を形成したものである。また、テーブリード同士および半導体素子同士を貼り合わせる絶縁性接着剤 5 としては、ポリエステル系接着剤あるいはエポキシ系接着剤などを用いる。

実装製造の方法は下記の通りである。すなわち、まず、半導体繁子4上のパンプ5をそれぞれ対応するテーブリード1にギャングポンディングした後、テーブ2の褒面および半導体繁子4の能動面の褒面に絶縁性接着剤を塗布し、同様にして形成した半導体ポンディング済みテーブと位置合わせを行った後、褒面同士を貼り合わせる。次いで、デバイス孔7部を含め、半導体繁子4全面をモールド剤6を用いて封止する。このようにして、テーブ2のデバイス孔7内に半導体繁子を収納する

て貼り合わせた構造とすることによって達成する ことができる。

[作用]

半導体素子をギャングポンディングしたテーブリードの裏面同士および数半導体素子の能動面の 裏面同士を絶縁性接着剤で貼り合わせることにより、半導体素子のテーブリードへの接続がギャン グポンディングのみで足り、フェースダウン法に よるポンディングを追加する必要がなく、また、 歩留りのよい実装を得ることができる。

また、半導体素子の能動面の裏面同士を接着することによって、モールディングの際に、モールト剤が業子の能動面を十分充填することとなるため、耐湿性の劣化等がなく、従って、信頼性が向上する。

(実施例)

奥施例 1

第1図は本発明の半導体累子の実装構造の一実 施例の概略構成を示す断面図で、テーブリード1、 テーブ2、絶縁性接着剤3、半導体素子4、ペン

ことができる。

実施例 2

第2図は本発明の半導体素子の実装構造の他の 実施例の機略構成を示す断面図で、第1図の構成 に加えて、テーブ2上に、さらに、必要とする電 子部品8、例えば抵抗体、コンデンサ等、を実装 した構成を示す。

製造方法は、まず、実施例1の場合と同様にして、半導体第子4とテーブリード1とをギャングポンディングし、互いの裏面を貼り合わせた後、必要とする電子部品8を、局部加熱によるはんだ付けあるいは導電性接着剤等を用いて、それぞれのテーブ2上に実装する。

とのようにすることによって、機能の異なる電子部品を、さらに、テープ2上に混戦することが できる。

〔発明の効果〕

以上述べてきたように、本発明の半導体案子の 実装の製造方法を用い、本発明の実装構造とする ことによって、従来技術の有していた課題を解消 して、以下に述べるような効果を得ることができ 、 た。


すなわち、半導体素子とテーブリードとをギャングがンディングのみで接続することができることによって製造工程数の増加を招くことがなく、また、フェースダウン法に起因する位置すれやはく産を生ずることがないので、歩留り向上を果すことができた。また、半導体素子の能動面の上を壊っした構造とすることによって、半導体能動面がモールド剤によって十分に被覆されるため、耐湿性等信頼性が保持できる高密度実装を得ることができた。

4. 図面の簡単な説明


第1図は本発明の半導体素子の実装構造の一実 施例の概略構成を示す断面図、第2図は本発明の 半導体素子の実装構造の他の実施例の概略構成を 示す断面図である。

代理人 弁理士 小川勝男

第1河



第 2 図



1…テープリード 2…テープ 3… 絶縁性接着剤 4…半導体素子 5…バンプ 6…モールド剤 7…テバイス孔 8…電子部品

第1頁の続き

⑩発 明 者 吉 田

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所生産技術研究所内